Оба МОП-транзистора работают в режиме обогащения. Когда на входе ячейки (входное напряжение £/вх) установлен НИЗКИЙ уровень напряжения, верхний МОП-транзистор открыт, а нижний- закрыт. Таким образом, на выходе ячейки (выходное напряжение UBых) действует ВЫСОКИЙ уровень. Однако при ВЫСОКОМ уровне на входе ячейки открыт нижний МОП-транзистор, а верхний закрыт. Следовательно, в этом случае на выходе ячейки мы имеем НИЗКИЙ уровень. Ячейка, изображенная на рис. Б.1, действует как инвертор. Обратите внимание, что вывод Uod КМОП-ячейки соединен с плюсом источника питания. Этот вывод некоторыми изготовителями обозначается как Ucc (как в ТТЛ ИС). Напряжение Uoo~ что напряжение стока в МОП-транзисторе (индекс D от английского слова Drain сток).

(далее…)

Переходного процесса, могут вызвать повреждение очень тонких слоев двуокиси кремния внутри МОП-ячейки. Слой двуокиси кремния выполняет функцию диэлектрика в КМОП-конденсаторе и может быть пробит в результате воздействия статического разряда или напряжения переходного процесса. В связи с проблемой статического разряда для лабораторных работ вместо КМОП ИС целесообразно использовать биполярные ТТЛ ИС.

(далее…)

Полевой МОП-транзистор, работающий в режиме обогащения, образует исходную структурную ячейку МОП ИС. Ввиду своей простоты МОП-ячейка занимает очень малую площадь на кристалле. Следовательно, при использовании МОП-технологии удается создать микросхемы с большей степенью интеграции по сравнению с биполярными ИС (такими, например, как ТТЛ ИС). Высокая плотность расположения МОП-ячеек на кристалле обусловливает широкое использование МОП-технологии при изготовлении СИС и СБИС: микропроцессоров, запоминающих устройств и БИС для цифровых часов.

(далее…)

Нижняя диаграмма показывает выходной отклик инвертора на такое изменение состояния входа. Небольшая временная задержка между моментами изменения сигналов на входе и выходе инвертора называется временем задержки распространения сигнала. Эта величина измеряется в секундах. Время задержки распространения сигнала для перехода от НИЗКОГО уровня к ВЫСОКОМУ на входе1′ отличается от времени задержки распространения сигнала для перехода от ВЫСОКОГО уровня к НИЗКОМУ2′. Эти времена указаны на рис. А.2 для стандартного инвертора 7404 семейства ТТЛ.

(далее…)